很多同学都想得到英伟达的实习或者校招机会。那从过来人的角度谈谈，要通过英伟达的实习、校招面试，都有哪些经验和注意事项呢？今天就跟大家分享一下。

1、描述一下芯片的设计制造过程，对面试岗位有什么了解

硅的初步纯化：将石英砂(SiO2)转化成冶金级硅(硅纯度98%以上)。

多晶硅的制造：将冶金级硅制成多晶硅。这里的多晶硅可分成两种：高纯度(99.999999999%，11N)与低纯度(99.99999%，7N)两种。高纯度是用来制做IC等精密电路IC，俗称半导体等级多晶硅；低纯度则是用来制做太阳能电池的，俗称太阳能等级多晶硅。

硅晶圆制造：将多晶硅制成硅晶圆。硅晶圆又可分成单晶硅晶圆与多晶硅晶圆两种。一般来说，IC制造用的硅晶圆都是单晶硅晶圆，而太阳能电池制造用的硅晶圆则是单晶硅晶圆与多晶硅晶圆皆有。一般来说，单晶硅的效率会较多晶硅高，当然成本也较高。

IC设计可分成几个步骤，依序为：规格制定 → 逻辑设计 → 电路布局 → 布局后模拟 → 光罩制作。

规格制定：品牌厂或白牌厂(没有品牌的品牌厂)的工程师和IC设计工程师接触，并开出他们需要的IC的规格给IC设计工程师 (譬如说，第一个脚位和第二个脚位相加要等于第九个脚位)。

逻辑设计：所谓的「逻辑」设计图，就是指它是由简单的逻辑元件构成

电路布局：基本上，就是利用软件的帮助，把逻辑设计图，转化成电路图。

布局后模拟：经由软件测试看看

光罩制作：电路完成后，再把电路制作成一片片的光罩。完成后的光罩即送往IC制造公司。

IC制造：IC制造的流程较复杂，但其实IC制造就只做一件事而已：把光罩上的电路图转移到晶圆上。它的过程其实和传统相片的制造过程非常类似

IC制造的步骤是这样子的：薄膜→光阻→显影→蚀刻→光阻去除，然后不断的循环数十次。

薄膜：镀上金属(实际上不一定是金属)

光阻：在晶圆上涂上一层光阻(感光层)

显影：用强光透过「光罩」后照在晶圆上。

蚀刻：把没有光阻覆盖的薄膜冲蚀

光阻去除：把上面的光阻去除，留下的薄膜部分就是电路图了！

制作好的一片片的晶圆完成品就被送往IC封测厂，实行IC的封装与测试。

封装：封装的流程大致如下：切割→黏贴→焊接→模封。

切割：第一步就是把IC制造公司送来的一片片晶圆切割成一颗颗长方形的IC

黏贴：把IC黏贴到PCB上

焊接：故名思义，把IC的小接脚焊接到PCB上，这样才和大PCB(如主机板)相容

模封：就是把接脚模封起来。最近很hot的题材-BT树脂，就是用在这里

2、香农定理，奈奎斯特采样定理。

香农定理给出了信道信息传送速率的上限（比特每秒）和信道信噪比及带宽的关系。香农定理可以解释现代各种无线制式由于带宽不同，所支持的单载波最大吞吐量的不同。在有随机热噪声的信道上传输数据信号时，信道容量Rmax与信道带宽W，信噪比S/N关系为： Rmax=W*log2(1+S/N)。注意这里的log2是以2为底的对数。

采样定理，又称香农采样定律、奈奎斯特采样定律，是信息论，特别是通讯与信号处理学科中的一个重要基本结论. ... 如果信号是带限的，并且采样频率高于信号最高频率的一倍，那么，原来的连续信号可以从采样样本中完全重建出来。 带限信号变换的快慢受到它的最高频率分量的限制，也就是说它的离散时刻采样表现信号细节的能力是非常有限的。

3、异步复位和同步复位的区别。

同步复位的优点：一般能够确保电路是百分之百同步的；确保复位只发生在有效时钟沿，可以作为过滤掉毛刺的手段；

同步复位的缺点：复位信号的有效时长必须大于时钟周期，才能真正被系统识别并完成复位。同时还要考虑如：时钟偏移、组合逻辑路径延时、复位延时等因素；

由于大多数的厂商目标库内的触发器都只有异步复位端口，采用同步复位的话，就会耗费较多的逻辑资源；

异步复位优点：异步复位信号识别方便，而且可以很方便的使用全局复位；由于大多数的厂商目标库内的触发器都有异步复位端口，可以节约逻辑资源；

异步复位缺点：复位信号容易受到毛刺的影响；复位结束时刻恰在亚稳态窗口内时，无法决定现在的复位状态是1还是0，会导致亚稳态；

4、 解释一下 setup time 和 hold time,根本的原因是什么。

6、与门的构成。

与门是实现逻辑“乘”运算的电路，有两个以上输入端,一个输出端(一般电路都只有一个输出端,ECL电路则有二个输出端)。只有当所有输入端都是高电平（逻辑“1”）时,该电路输出才是高电平（逻辑“1”）,否则输出为低电平（逻辑“0”）。其二输入与门的数学逻辑表达式：Y = AB，

7、 做过的项目。

8、反问

想要更多英伟达实习、校招的机会，请点击这里